芯片，横向堆叠

43 0 0

文章摘要

随着人工智能模型规模的爆炸式增长，数据中心计算机对高带宽内存的需求急剧增加，但传统的多层DRAM芯片垂直堆叠的高带宽内存正面临严重的散热和容量扩展瓶颈。填充芯片间隙的材料阻碍了热量传导，导致芯片过热，同时更高的堆叠高度需要更多的硅通孔，进而挤占了存储数据的硅片面积。为解决这些物理限制，全球工程师正在探索将DRAM芯片并排侧向堆叠的替代方案，以期在提升带宽和容量的同时有效控制温度。

韩国研究团队提出了一种名为V-Die的3.5D垂直芯片内存架构。该方案将DRAM芯片竖直旋转并水平排列，在芯片间加入微流体冷却通道，使峰值温度显著降低至45℃左右。由于摒弃了传统的硅通孔和基底芯片，每个芯片的整个侧壁均可用于I/O布线，连接点数量大幅增加。系统级测试表明，V-Die架构不仅将内存读取时间缩短37%，还在处理大规模语言模型时使解码吞吐量提升82%，并大幅提高了高负载下的性能稳定性。

日本研究团队则展示了另一种名为MOSAIC的侧向堆叠方案。针对侧向堆叠在基板连接时因芯片厚度微小差异导致的集成难题，该团队创新性地采用了电感耦合收发器系统。通过在存储芯片和基板上设置对应的电感线圈，利用磁场感应传输数据信号，从而放宽了放置精度的要求。MOSAIC芯片设计用于安装在GPU顶部，单个立方体可集成近百个芯片，提供超大内存容量，且通过硅鳍片散热将温度控制在安全上限内，若进一步减薄芯片厚度还可实现容量翻倍。

这两种创新的立体封装技术突破了传统高带宽内存的垂直堆叠局限。通过重构芯片的空间排列与互连方式，新型内存架构在信号完整性、I/O密度、散热效率及系统级吞吐量方面均展现出显著优势，为未来超高带宽、大容量且低温运行的计算系统开辟了全新的硬件集成路径。